home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / amiga / misc-part2 / 10400 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  2.1 KB
  1. Path: nntp.earthlink.net!usenet
  2. From: psheffield@earthlink.net (Patrick Sheffield)
  3. Newsgroups: comp.sys.amiga.programmer,comp.sys.amiga.games,alt.sys.amiga.demos,comp.sys.amiga.misc
  4. Subject: Re: AB3D II beats Quake....
  5. Date: 29 Mar 1996 23:04:38 GMT
  6. Organization: Earthlink Network, Inc.
  7. Message-ID: <1673.6662T802T2273@earthlink.net>
  8. References: <4jbcno$7m9@soleil.uvsq.fr>
  9. NNTP-Posting-Host: psheffield.earthlink.net
  10. X-Newsreader: THOR 2.22 (Amiga;TCP/IP) *UNREGISTERED*
  11.  
  12. >One of the big problem of the Pentium and 680x0 is that the opcode are not
  13. >of the same size. 680x0 can have opcode of 2,4,8,10 bytes and x86 can even
  14. >have opcode of one byte (those compatible with 286).
  15. >On the other hand, RISC CPU have all their opcode with the same length
  16. >(usually 32 bits) ; in fact, while RISC was meant to have a Reduce
  17. >Instruction Set, this is today not that true. RISC is now mostly caracterized
  18. >by the fact that opcode all have the same size, which allow massive
  19. >predecoding of the instruction flow. RISC CPU can predecode up to 8
  20. >instructions in parallel, because they know that every 32 bits there's a new
  21. >intruction.
  22.  
  23. >On CISC, it's  not possible, because opcode are not 32 bit aligned. This
  24. >means that before decoding intstruction i, you must decode instructions 0 to
  25. >i-1.
  26.  
  27. >This way RISC can also implement powerful branch prediction, which tend to
  28. >add no overhead whether the branch is taken or not.
  29. >Such prediction technology are not usable in CISC ; using them would mean
  30. >adding thousand of transistors that could be used to speed up other
  31. >instructions.
  32.  
  33. Very interesting! This would mean that one could get a bit more life out of a
  34. CISC based instruction set by properly aligning all opcodes (effectively
  35. padding them all to 32 bits). It would be a bit more memory expensive, but
  36. then you could take that RISC advantage and design your processor accordingly.
  37. You'd have to have a loader that set everything up properly, but then you
  38. could run older programs at much higher speeds without re-compiling.
  39.  
  40. Why you'd want to go to all that trouble, I'm not sure, but it is an interest-
  41. ing mental exercise...
  42.  
  43. Patrick Sheffield
  44.  
  45.